บทนำ: ประสบการณ์การดีบักที่น่าหงุดหงิด

เมื่อปีที่แล้ว ในโครงการหนึ่ง มีการใช้ ADC แบบ 16 บิตในการเก็บข้อมูลเซ็นเซอร์ สัญญาณรบกวนที่วัดได้สูงมาก โดยมีค่า SNR ต่ำกว่าค่าทางทฤษฎีเกือบ 15dB หลังจากตรวจสอบทุกอย่างแล้ว แหล่งจ่ายไฟมีริปเปิลปกติ แหล่งอ้างอิงแรงดันไฟฟ้าเสถียร และมีการเพิ่มตัวเก็บประจุดีคัปปลิ้งเพียงพอรอบๆ ADC ในที่สุด ปัญหาก็ถูกค้นพบในจุดที่มองข้ามไปเล็กน้อย — มีการใช้ไวอา (via) สำหรับเส้นสัญญาณอินพุตแบบอะนาล็อก และมันถูกย้ายไปยังเลเยอร์ด้านใน

ในขณะนั้น ไวอาดังกล่าวอยู่ห่างจากไวอาของสัญญาณนาฬิกาดิจิทัลไม่ถึง 3 มม. หลังจากออกแบบใหม่ โดยวางสัญญาณอะนาล็อกทั้งหมดไว้ที่เลเยอร์ด้านบน ปัญหาก็ةได้รับการแก้ไขทันที ประสบการณ์นี้ค่อนข้างเจ็บปวดและทำให้ฉันเข้าใจหัวข้อ "ไวอาของเส้นสัญญาณอะนาล็อก" ได้ลึกซึ้งยิ่งขึ้น

อันที่จริง ปัญหานี้ค่อนข้างพบบ่อย วิศวกรหลายคนมีทัศนคติที่แตกต่างกันต่อไวอาเมื่อออกแบบ PCB: ไม่ว่าจะกลัวที่จะใช้มัน โดยต้องการเดินสายทั้งหมดในเลเยอร์เดียวกัน หรือใช้มันอย่างไม่ระมัดระวัง โดยไม่คำนึงถึงไวอาเลย ทั้งสองสุดขั้วสามารถนำไปสู่ปัญหาได้

ไวอาส่งผลกระทบต่อสัญญาณอะนาล็อกอย่างไร?

เพื่อให้เข้าใจว่าเมื่อใดควรใช้ไวอาและเมื่อใดไม่ควรใช้ เราต้องเข้าใจก่อนว่าไวอาทำอะไรกับสัญญาณอะนาล็อก ไวอาไม่ใช่แค่ "การเชื่อมต่อสายไฟ" แต่เป็นโครงสร้างที่มีค่าเหนี่ยวนำและค่าความจุแฝง

ไวอาแบบทะลุรู (through-hole) ที่มีเส้นผ่านศูนย์กลาง 0.3 มม. มีค่าเหนี่ยวนำแฝงประมาณ 0.5~1.2nH และค่าความจุแฝง 0.3~0.8pF ค่าเหล่านี้ดูเหมือนจะเล็กน้อย แต่ผลกระทบต่อสัญญาณอะนาล็อกอาจมากกว่าที่คุณจินตนาการได้มาก

ผลกระทบของค่าเหนี่ยวนำแฝง
ค่าเหนี่ยวนำแฝงทำปฏิกิริยากับค่าความจุในเส้นทางสัญญาณเพื่อสร้างผลการกรองแบบ LC ซึ่งนำไปสู่การลดทอนส่วนประกอบความถี่สูง ผลกระทบนี้มีความสำคัญสำหรับสัญญาณอะนาล็อกความถี่สูง (เช่น ส่วนหน้า RF) จากประสบการณ์ของฉัน ที่ความถี่สูงกว่า 500MHz การสูญเสียการแทรก (insertion loss) ของไวอาเดียวสามารถสูงถึง 0.2~0.5dB

ปัญหาที่ร้ายแรงกว่านั้นคือค่าเหนี่ยวนำทำให้ขอบขาขึ้นและขาลงของสัญญาณช้าลง สำหรับสัญญาณอะนาล็อกความเร็วสูง สิ่งนี้จะแปลเป็นแบนด์วิดท์ที่ลดลง สำหรับสัญญาณนาฬิกาสุ่ม (sampling clock signals) ขอบสัญญาณที่ช้าลงจะทำให้เกิดจิทเทอร์ (jitter) โดยตรง ซึ่งส่งผลต่อ SNR ของ ADC

ผลกระทบของค่าความจุแฝง

ค่าความจุแฝงนั้นร้ายกาจกว่า ค่าความจุจะเกิดขึ้นระหว่างแพดของไวอาและระนาบอ้างอิง ซึ่งจะถูกนำไปใช้กับเส้นสัญญาณ ทำให้ความต้านทานลดลง สำหรับโหนดที่มีความต้านทานสูง (เช่น อินพุตของออปแอมป์) ค่าความจุนี้จะสร้างตัวแบ่งแรงดันกับความต้านทานแหล่งกำเนิด ทำให้สัญญาณลดทอนลง

[กรณีศึกษา] ในวงจรวัดความแม่นยำสูง ความต้านทานอินพุตของออปแอมป์คือ 1MΩ และค่าความจุแฝงของไวอาคือ 0.5pF ที่ความถี่ 100kHz ความต้านทานของตัวเก็บประจุอยู่ที่ประมาณ 3.2MΩ และผลกระทบยังไม่สำคัญ อย่างไรก็ตาม ที่ความถี่ 10MHz ความต้านทานของตัวเก็บประจุลดลงเหลือ 32kΩ และสัญญาณจะลดทอนลง 30 เท่า!

ผลกระทบจาก Stub: หลุมพรางที่ถูกมองข้าม
หากไวอาไม่ได้ถูกใช้งานอย่างเต็มที่ (เช่น จาก L1 ไป L3 แต่ไวอาวิ่งผ่านทั้งบอร์ด) ครึ่งล่างของไวอาจะกลายเป็น "stub" stub นี้จะทำหน้าที่เหมือนเสาอากาศ โดยจะเกิดการสั่นพ้องที่ความถี่เฉพาะ

สูตรคำนวณความถี่สั่นพ้องคือ: f = c / (4 × L × √Dk_eff)

โดยที่ L คือความยาวของ stub และ Dk_eff คือค่าคงที่ไดอิเล็กทริกที่มีประสิทธิภาพ การสูญเสียการแทรกจะเพิ่มขึ้นอย่างมากเมื่อความยาวของ stub เท่ากับหนึ่งในสี่ของความยาวคลื่น สำหรับบอร์ดสี่ชั้นหนามาตรฐาน 1.6 มม. ความถี่สั่นพ้องของ stub จะอยู่ที่ประมาณ 10~15GHz อย่างไรก็ตาม หากบอร์ดหนาขึ้นหรือ stub ยาวขึ้น ความถี่สั่นพ้องจะต่ำลง ซึ่งส่งผลต่อสัญญาณอะนาล็อกความถี่สูงขึ้น

【คำเตือน】ผลกระทบของ stub ไม่ใช่เชิงเส้น คุณภาพสัญญาณจะแย่ลงอย่างมากใกล้กับความถี่สั่นพ้อง หากความถี่สัญญาณอะนาล็อกของคุณบังเอิญตกใกล้จุดสั่นพ้อง ผลลัพธ์อาจร้ายแรง

เส้นทางย้อนกลับถูกขัดจังหวะ

นี่คืออันตรายที่ซ่อนอยู่ที่ใหญ่ที่สุดของไวอาสำหรับสัญญาณอะนาล็อก เมื่อสัญญาณเปลี่ยนเลเยอร์ กระแสย้อนกลับก็จะเปลี่ยนเลเยอร์ด้วย หากสัญญาณเปลี่ยนจาก L1 ไป L3 กระแสย้อนกลับซึ่งเดิมไหลบนระนาบกราวด์ของ L2 ตอนนี้จะต้องหาเส้นทางกลับไปยังระนาบกราวด์ที่สอดคล้องกันของ L3

หากไม่มีไวอากราวด์ที่ตรงกัน กระแสย้อนกลับจะต้องเดินทางเป็นระยะทางที่ยาวขึ้น ทำให้เกิดลูปกระแสขนาดใหญ่ ลูปนี้จะทำหน้าที่เหมือนเสาอากาศ ทั้งส่งและรับสัญญาณรบกวน สำหรับสัญญาณอะนาล็อกที่อ่อนแอ สิ่งนี้เป็นอันตรายถึงชีวิต

เมื่อใดที่คุณสามารถใช้ไวอาได้?

หลังจากพูดถึงความเสี่ยงมากมายแล้ว หมายความว่าสัญญาณอะนาล็อกไม่สามารถใช้ไวอาได้เลยหรือไม่? ไม่จำเป็นเสมอไป ในบางกรณี การใช้ไวอาเป็นเรื่องสมเหตุสมผล แม้กระทั่งจำเป็น

สัญญาณอะนาล็อกความถี่ต่ำสามารถใช้ไวอาได้

สัญญาณอะนาล็อกที่มีความถี่ต่ำกว่า 10MHz ไม่ค่อยไวต่อพารามิเตอร์แฝงของไวอา สัญญาณเสียงทั่วไป, สัญญาณไบอัส DC, และสัญญาณเซ็นเซอร์ความเร็วต่ำสามารถใช้ไวอาเพื่อเปลี่ยนเลเยอร์ได้อย่างปลอดภัย เพียงแค่ระวังอย่าใช้มากเกินไป

โดยส่วนตัวแล้ว ฉันคิดว่าผลกระทบของไวอาต่อสัญญาณ DC และความถี่ต่ำนั้นน้อยมาก เว้นแต่สัญญาณของคุณจะอ่อนแอมาก (อยู่ในช่วงไมโครโวลต์) ก็ไม่ต้องกังวลมากนัก

สายไฟและสายกราวด์ต้องใช้ไวอา

การใช้ไวอาสำหรับสายไฟและสายกราวด์เป็นสิ่งจำเป็น และคุณควรใช้จำนวนมาก เครือข่ายการกระจายพลังงาน (PDNs) ต้องการเส้นทางที่มีความต้านทานต่ำ และค่าเหนี่ยวนำของไวอาเป็นคอขวด ค่าเหนี่ยวนำเทียบเท่าจะลดลงเมื่อมีการเชื่อมต่อแบบขนาน

【คำแนะนำ】สำหรับไวอาพลังงาน ขอแนะนำให้ใช้ไวอาอย่างน้อย 2-3 ตัวสำหรับกระแส 1A จำเป็นต้องใช้ไวอามากขึ้นสำหรับแอปพลิเคชันกระแสสูง (เช่น อินพุตโมดูลพลังงาน); อย่าประหยัดพื้นที่

ไวอาสามารถใช้ได้เมื่อมีเส้นทางย้อนกลับที่ตรงกัน

หากไวอากราวด์อยู่ถัดจากไวอาสัญญาณ และไวอากราวด์อยู่ใกล้กับไวอาสัญญาณมาก (โดยอุดมคติคือ น้อยกว่า 100 มิล) เส้นทางย้อนกลับจะสมบูรณ์ ในกรณีนี้ ผลกระทบของไวอาต่อสัญญาณอะนาล็อกจะลดลงอย่างมาก

โดยเฉพาะอย่างยิ่ง ทุกครั้งที่ไวอาสัญญาณเปลี่ยนเลเยอร์ ให้วางไวอากราวด์ไว้ข้างๆ เพื่อเชื่อมต่อกราวด์ของเลเยอร์เก่าและใหม่ สำหรับสัญญาณดิฟเฟอเรนเชียล ควรวางไวอากราวด์ไว้ระหว่างไวอาสัญญาณสองตัว

สามารถใช้ไวอาแบบ Blind/Buried ได้

ไวอาแบบ Blind เชื่อมต่อเฉพาะเลเยอร์ด้านนอกกับเลเยอร์ด้านใน และไวอาแบบ Buried เชื่อมต่อเฉพาะเลเยอร์ด้านในเท่านั้น พารามิเตอร์แฝงของมันจะน้อยกว่าไวอาแบบทะลุรูมาก ที่สำคัญกว่านั้น ไวอาแบบ Blind และ Buried ไม่ได้สร้าง stub ที่ยาว ทำให้เป็นมิตรกับสัญญาณความถี่สูงมากกว่ามาก

หากงบประมาณเอื้ออำนวย ควรเลือกใช้ไวอาแบบ Blind หรือ Buried สำหรับวงจรอะนาล็อกความแม่นยำสูงและความถี่สูง โดยเฉพาะอย่างยิ่งสำหรับ ADC 24 บิตขึ้นไป และวงจร RF ระดับ GHz ไวอาแบบ Blind และ Buried ถือเป็นมาตรฐานเกือบทั้งหมด

เมื่อใดที่คุณไม่ควรใช้ไวอา?

ในบางกรณี ควรหลีกเลี่ยงไวอาสำหรับเส้นสัญญาณอะนาล็อก หรือใช้ความระมัดระวังอย่างยิ่ง

สัญญาณอะนาล็อกความแม่นยำสูงต้องใช้ความระมัดระวัง

สำหรับ ADC/DAC 16 บิตขึ้นไป หรือระบบที่มีข้อกำหนดอัตราส่วนสัญญาณต่อสัญญาณรบกวน (SNR) เกิน 80dB เส้นทางสัญญาณอะนาล็อกควรจะสะอาดที่สุดเท่าที่จะเป็นไปได้ พารามิเตอร์แฝงที่เกิดจากไวอาอาจนำไปสู่ข้อผิดพลาดในการควอนไทซ์ที่เพิ่มขึ้นและการเสื่อมสภาพของ INL/DNL

[ตัวอย่าง] ระบบเก็บข้อมูล 24 บิตถูกออกแบบมาโดยมี SNR ทางทฤษฎี 112dB การทดสอบจริงแสดงให้เห็นเพียง 95dB หลังจากตรวจสอบ พบว่าเส้นทางอินพุตอะนาล็อกมีไวอา และจุดสั่นพ้องของ stub ตกอยู่ที่ขอบของแบนด์วิดท์สัญญาณ หลังจากเปลี่ยนการเดินสายไปยังเลเยอร์เดียวกัน SNR ก็ดีขึ้นเป็น 108dB

ใช้ความระมัดระวังกับสัญญาณอะนาล็อกความถี่สูง

สำหรับสัญญาณอะนาล็อกที่สูงกว่า 100MHz (RF, สัญญาณนาฬิกาความเร็วสูง) ค่าเหนี่ยวนำแฝงของไวอาอาจกลายเป็นคอขวด ขอบสัญญาณจะเสื่อมลง ความไม่ต่อเนื่องของความต้านทานจะปรากฏขึ้น นำไปสู่การสะท้อนกลับ

สำหรับการเปลี่ยนเลเยอร์สัญญาณ RF ควรใช้โครงสร้างไวอาที่ออกแบบมาเป็นพิเศษ ร่วมกับการปรับแต่ง anti-pad และการล้อมรอบด้วยไวอากราวด์ การวางไวอาธรรมดาโดยตรงจะทำให้ VSWR แย่

ห้ามวางไวอาไว้ใต้บริเวณอะนาล็อกที่ละเอียดอ่อน

หลีกเลี่ยงการวางไวอาที่ไม่เกี่ยวข้องใกล้กับวงจรที่ละเอียดอ่อน เช่น ออสซิลเลเตอร์คริสตัล, ลูปแบบเฟสล็อก (PLL), แหล่งอ้างอิงแรงดันไฟฟ้า, และโหนดอินพุตที่มีความต้านทานสูง ไวอาสามารถรบกวนความสมบูรณ์ของระนาบกราวด์ และ "นำ" สัญญาณรบกวนจากเลเยอร์อื่น

【หมายเหตุ】โดยเฉพาะอย่างยิ่งสำหรับไวอาดิจิทัล ห้ามผ่านบริเวณวงจรอะนาล็อกเด็ดขาด สัญญาณรบกวนความถี่สูงจากสัญญาณดิจิทัลสามารถเชื่อมโยงไปยังเส้นอะนาล็อกผ่านค่าความจุแฝงของไวอา จากประสบการณ์ของฉัน ไวอาดิจิทัลควรอยู่ห่างจากวงจรอะนาล็อกที่ละเอียดอ่อนอย่างน้อย 10 มม.

ใช้ความระมัดระวังเมื่อระนาบกราวด์ถูกขัดจังหวะ

หากไวอามีความหนาแน่นสูง ทำให้เกิดหน้าต่างขนาดใหญ่ (anti-pad) บนระนาบกราวด์ ความต่อเนื่องของระนาบกราวด์จะถูกขัดจังหวะ กระแสย้อนกลับถูกบังคับให้ต้องอ้อม ทำให้เกิดลูปเสาอากาศ

ปัญหานี้รุนแรงเป็นพิเศษบน PCB แบบมิกซ์ซิกแนล หากระนาบกราวด์อะนาล็อกถูกขัดจังหวะด้วยไวอา สัญญาณรบกวนดิจิทัลสามารถแทรกซึมเข้าไปในบริเวณอะนาล็อกผ่านเส้นทางการเชื่อมโยง

ข้อควรพิจารณาในการออกแบบจริง

หลังจากเข้าใจหลักการและเงื่อนไขขอบเขตแล้ว เราควรดำเนินการอย่างไรในการออกแบบจริง? นี่คือเคล็ดลับส่วนตัวบางประการ:

วางแผนกลยุทธ์การเดินสายของคุณเพื่อลดการเปลี่ยนเลเยอร์ให้น้อยที่สุด

ไวอาที่ดีที่สุดคือไวอาที่ไม่ถูกเจาะ ในระหว่างขั้นตอนการวางตำแหน่ง ให้กำหนดเส้นทางการเดินสายให้ชัดเจน และพยายามให้แน่ใจว่าสัญญาณอะนาล็อกที่สำคัญจะเสร็จสิ้นในเลเยอร์เดียวกัน หากจำเป็นต้องเปลี่ยนเลเยอร์จริงๆ ให้จัดลำดับความสำคัญในการเปลี่ยนใกล้กับขาของชิป และหลีกเลี่ยงการเจาะไวอาอย่างกะทันหันกลางเส้นทาง

ปรับพารามิเตอร์ไวอาให้เหมาะสม

หากจำเป็นต้องใช้ไวอา ให้ปรับให้เหมาะสมที่สุด:

• เส้นผ่านศูนย์กลางไวอาที่เล็กที่สุด:0.2 มม. หรือเล็กกว่า ซึ่งส่งผลให้พารามิเตอร์แฝงต่ำลง
• ขยาย anti-pad ให้เหมาะสม:มาตรฐานคือ 10 มิล, สัญญาณความเร็วสูงสามารถขยายได้ถึง 20~30 มิล
• แพดไม่ควรใหญ่เกินไป:แพดที่ใหญ่เกินไปจะเพิ่มค่าความจุแฝงและกินพื้นที่

ไวอากราวด์ที่ตรงกัน

สำหรับไวอาสัญญาณแต่ละตัว ให้พิจารณาเส้นทางย้อนกลับ หากสัญญาณเปลี่ยนจาก L1 ไป L3 และระนาบกราวด์อยู่บน L2 ดังนั้นควรวางไวอากราวด์ไว้ข้างๆ ไวอาสัญญาณเพื่อเชื่อมต่อกราวด์ของ L2 และ L3

ไวอากราวด์ควรอยู่ใกล้กับไวอาสัญญาณมากที่สุด; ภายใน 100 มิล ถือเป็นช่วงที่ปลอดภัย ภายใน 50 มิล จะดียิ่งขึ้น

การแยกอะนาล็อก-ดิจิทัลและการกั้น

สำหรับ PCB แบบมิกซ์ซิกแนล พื้นที่อะนาล็อกและดิจิทัลต้องถูกแยกออกจากกันทางกายภาพ ไวอาควรถูกแยกออกจากกันด้วย โดยมีไวอาอะนาล็อกอยู่ในพื้นที่อะนาล็อก และไวอาดิจิทัลอยู่ในพื้นที่ดิจิทัล อย่าให้ไวอาดิจิทัล "ข้าม" พื้นที่อะนาล็อก

หากมีอุปกรณ์มิกซ์ซิกแนล เช่น ADC/DAC ให้วางไวอาใกล้กับอุปกรณ์เพื่อป้องกันไม่ให้สัญญาณอะนาล็อกเดินทางเป็นระยะทางไกลผ่านพื้นที่ดิจิทัล

การตรวจสอบด้วยการจำลอง:

สำหรับการออกแบบความเร็วสูง ความแม่นยำสูง อย่าพึ่งพาประสบการณ์เพียงอย่างเดียว ใช้เครื่องมือจำลอง SI เพื่อตรวจสอบความต้านทาน, การสะท้อนกลับ, และการสูญเสียการแทรกของไวอา โดยเฉพาะจุดสั่นพ้องของ stub; การจำลองจะแสดงให้เห็นทันที

ความเข้าใจผิดที่พบบ่อยได้รับการชี้แจง:

• "ไวอาน้อยดีกว่า"

—ไม่จริงทั้งหมด ไวอาสัญญาณควรมีจำนวนน้อยลง แต่ไวอาพลังงานและกราวด์ควรมีจำนวนมากขึ้น กุญแจสำคัญคือการปฏิบัติต่อพวกมันแตกต่างกัน

• "กราวด์อะนาล็อกต้องแยกจากกราวด์ดิจิทัล"

—ไม่เสมอไป ระบบที่เรียบง่ายมักจะได้รับประโยชน์จากระนาบกราวด์แบบรวม ระบบที่ซับซ้อนต้องการการแยก และแม้ในกรณีนั้น การเชื่อมต่อแบบจุดเดียวก็จำเป็น

• "ไวอาแบบ Blind มีราคาแพงเกินไปและไม่จำเป็น"

—ขึ้นอยู่กับการใช้งาน สำหรับ ADC 24 บิต และ RF ระดับ GHz ไวอาแบบ Blind เป็นการลงทุนที่คุ้มค่า สำหรับการใช้งานทั่วไป ถือว่าไม่จำเป็นจริงๆ

สรุป:

เส้นสัญญาณอะนาล็อกสามารถใช้ไวอาได้หรือไม่? คำตอบคือ: ขึ้นอยู่กับความถี่ต่ำไม่ไวต่อผลกระทบ ดังนั้นจึงสามารถใช้ไวอาได้; ความแม่นยำสูงต้องใช้ความระมัดระวัง ดังนั้นควรหลีกเลี่ยงไวอาหากเป็นไปได้; ความถี่สูงต้องการการจัดการพิเศษ และหากใช้ พารามิเตอร์ควรได้รับการปรับให้เหมาะสม หลักการสำคัญคือ:

• หลีกเลี่ยงไวอาหากเป็นไปได้;

วางแผนกลยุทธ์การเดินสายของคุณให้ดีเพื่อลดการเปลี่ยนเลเยอร์

• หากต้องใช้ไวอา ให้ใช้มันให้ดี;

ปรับเส้นผ่านศูนย์กลางไวอา, anti-pad, และใช้ไวอากราวด์ที่ตรงกัน

• อ้อมสัญญาณที่ละเอียดอ่อน;

เดินสายสัญญาณอะนาล็อกความแม่นยำสูงและความถี่สูงไปยังเลเยอร์ด้านบนเพื่อหลีกเลี่ยง stub

• แบ่งสัญญาณอะนาล็อกและดิจิทัล;

อย่าข้ามโซนด้วยไวอาเพื่อหลีกเลี่ยงการเชื่อมโยงสัญญาณรบกวน

• จำลองและตรวจสอบ;

อย่าพึ่งพาประสบการณ์เพียงอย่างเดียวสำหรับการออกแบบความเร็วสูง ความแม่นยำสูง

แม้ว่าไวอาจะเล็ก แต่ก็มีอะไรให้เรียนรู้มากมาย ทำความเข้าใจหลักการ, จับขอบเขต, และไวอาสำหรับสัญญาณอะนาล็อกจะไม่กลายเป็นหลุมพรางในการออกแบบของคุณ ฉันหวังว่าประสบการณ์นี้จะเป็นประโยชน์